Motorola 68030 und Inmos T800: Die nächste Generation

Motorola 68030 und Inmos T800 - die 32-Bit Prozessoren der neuen ATARI Systeme

ATARIs Neuheiten der CeBIT setzen nicht nur im Grafikbereich neue Maßstäbe. Mit den verwendeten Prozessoren und der damit verbundenen Rechenleistung wird ein enorm günstiges Preis-/Leistungsverhältnis geschaffen. Die Vorstellung der 80386-, 68030- und T800-Maschinen zeigt ganz deutlich den Willen des ATARI-Managements, sich im Semi-Professional- und Professional-Bereich zu etablieren. Der folgende Artikel geht weniger auf die PC-kompatible 80386-Maschine ein, sondern möchte einige Informationen über die Prozessoren in den innovativeren ATARI-Entwicklungen geben.

Der 68030...

Mit dem 68030 stellt Motorola den Nachfolger des 68020 vor und damit in gewisser Weise auch einen Nachfahren des im ATARI verwandten 68000. Die Neuerung bei diesem Chip liegt neben der schon obligatorischen Geschwindigkeitssteigerung in der auf dem Chip integrierten Speicherverwaltungseinheit. Entgegen vielen anderen Chipneuheiten benötigt der 68030 keine neue Software. Durch das aufwärtskompatible Codeformat wird es ermöglicht, bestehende 68000/68020-Software relativ problemlos zu übernehmen. Da ATARI ein auf dem 68030 basierendes System auf der CeBIT in Hannover vorgestellt hat (zwar in der nichtöffentlichen 2. Etage, aber immerhin !), soll hier schon einmal vorab das interessante Konzept des 68030 beschrieben werden.

...und der T800

Schon ein einzelner dieser T800-Chips bringt eine enorme Rechenleistung, die mit der eines 68030 zusammen (!) mit Arithmetikcoprozessor 68882 vergleichbar ist. Doch seine wahre Stärke zeigt der Chip, der zur Gruppe der ‘Transputer’ gehört, erst in der Gemeinschaft seinesgleichen. Hier wächst die Rechengeschwindigkeit des Systems nahezu linear mit der Anzahl der Prozessoren an. Im ATARI ABAQ-System wird dieses innovative Konzept zum ersten Mal in einem System für den ‘Massenmarkt’ Anwendung finden.

Das Ziel lautet Geschwindigkeit!

Eine Methode zur Geschwindigkeitssteigerung nutzen beide Prozessoren in hohem Maße aus: die interne Parallelverarbeitung. Alle Einheiten auf den Prozessorchips arbeiten weitgehend unabhängig. Nur bei Bedarf kommunizieren sie miteinander. Um dabei ein gegenseitiges Warten möglichst auszuschließen, wurden zwischen den Funktionsblöcken, wo es sinnvoll ist, Pipelines angelegt. Pipelines sind Zwischenspeicher nach dem FIFO (First In - First Out)-Prinzip, das ähnlich einer Warteschlange im Supermarkt funktioniert. Was man mit solchen Parallelisierungsmaßnahmen erreichen kann, sollen folgende Beispiele zeigen: Der 68030 kann einen Befehl, der nur Daten im Prozessor ändert, gleichzeitig mit einem Befehl, der externe Daten ändert, ausführen. Außerdem kann die auf dem Chip vorhandene Speicherverwaltungseinheit Adressen berechnen, während andere Einheiten Befehle bearbeiten.

Beim T800-Transputer können ebenfalls zwei Befehle simultan bearbeitet werden, einmal vom Prozessor und einmal von der auf dem Chip befindlichen Arithmetikeinheit. Während komplizierterer Realberechnungen kann die Zeit für andere Aufgaben genutzt werden. Besondere Geschwindigkeit verleihen diesem Chip die ebenfalls parallel arbeitenden seriellen Schnittstellencontroler, die über DMA verfügen, und die ebenfalls, parallel zu allem bisher Geschilderten, mögliche Blockkopierfunktionen im internen Speicher unterstützen.

Das alte Problem: RISC, CISC und der Flaschenhals

Als RISC = ‘Reduced Instruction Set Computer’ werden Systeme bezeichnet, deren Zentraleinheit (CPU) mit nur wenigen Befehlen auskommt. Der Mangel an Befehlen wird durch eine große Anzahl an Registern ausgeglichen. Der Vorteil dieses Konzepts ist die hohe Bearbeitungsgeschwindigkeit der Befehle. Meist wird pro Taktzyklus ein Befehl durch die Maschine geschaufelt. Außerdem vereinfacht eine kleine Befehlsanzahl die Entwicklung hochoptimierender Compiler - die direkte Programmierung in Maschinensprache allerdings wird grauselig. Ohne Zusatzprogramme hat man fast keine Chance einen richtigen RISC-Prozessor optimal zu programmieren.

Die Transputerchips, wie sie im ATARI ABAQ Verwendung finden, sind Zwitterwesen, die man am ehesten als RISC-Chips bezeichnen kann. Ihr Konzept weicht etwas von der RISC-Philosophie ab: Die Registeranzahl ist beschränkt. Dieser Mangel an Registern wird allerdings durch den großen Speicher auf dem Prozessor mehr als ausgeglichen. Denn dieser statische Speicher hat durch seine hohe Geschwindigkeit Registereigenschaften. Außerdem ist entgegen der RISC-Philosophie ein relativ großer Befehlsvorat vorhanden. Hier wurden durch einen Trick Geschwindigkeitsverluste verhindert. (Dazu später mehr)

Der 68030 entspricht mehr dem CISC-Konzept (Complex Instruction Set Computer = Komplexer Befehlssatz), welches sich durch eine große Anzahl verschiedenartiger Befehle mit sehr vielen Adressierungsarten (Kodierungsformen für Speicherzugriffe) auszeichnet. ClSC-Prozessoren sind daher recht einfach auch per Hand optimal zu programmieren. Ihr Befehlssatz kommt einer Hochsprache wesentlich näher als der von RISC-Systemen. Durch seine relativ große Registeranzahl besitzt er auch RISC-Merkmale. Ein weiteres Merkmal für RISC und CISC ist die Ausführungszeit der Befehle. Bei RISC-Systemen wird meist das Ziel verfolgt, alle Befehle möglichst in einem Taktzyklus abzuarbeiten. Bei CISC-Systemen wird dies meist durch den hohen Dekodierungsaufwand für die vielen verschiedenartigen Befehle unmöglich. Um trotzdem hohe Geschwindigkeiten zu erzielen, versucht man zeitaufwendige Befehle möglichst komplett durch optimierte Hardware abzuarbeiten.

Es stellt sich allerdings die Frage, was an dem 68030 gegenüber seinen Vorgängern, dem 68020 und dem Ihnen bekannten 68000 des ATARI, das Neue ist. Wenn man noch einmal RISC- und CISC-Chips vergleicht, stellt man fest, daß es hier meist nur scheinbare Vorteile gibt. Zwar lassen sich RISC-Chips normalerweise leichter entwickeln und produzieren, doch sind auch CISC-CPUs mit hoher Leistung und vereinfachter Entwicklung denkbar (z.B. der 68030). Der Trend geht jedoch eindeutig zu schnellen RISC-Prozessoren, wobei allerdings versucht wird, einige der CISC-Vorteile zu übernehmen.

Doch bei allen Optimierungsmaßnahmen, die die Bauelemente teilweise enorm aufwendig und auch teuer machen, hat man Überlegungen angestellt, wie anderweitig die Leistung gesteigert werden kann. Es hat sich herausgestellt, daß eines der schwächsten Glieder der Kette bei allen Computern der externe Speicher ist (daher auch die vielen schnellen Register bei RISC-Chips). Alle herkömmlichen Prozessoren - also auch Transputer - bearbeiten einen Befehl nach dem anderen. Dazwischen wird der jeweils nächste Befehl aus dem Speicher geladen. Dies geschieht über den gleichen Bus wie die Daten-schreib- und Lesezugriffe. Programmbefehle und Daten liegen im gleichen Speicher. In der Vergangenheit hat es viele Versuche gegeben diesen Flaschenhals zumindest zu erweitern. Am bekanntesten dürfte die Methode des CPU-Cache-Speichers sein. Hierbei wird der CPU ein extrem schneller Speicher zugeordnet. Programmschleifen können jetzt mit maximaler Geschwindigkeit bearbeitet werden. Doch alle diese Verfahren beseitigen nicht das eigentliche Problem: den nach dem Erfinder der bisherigen Prozessorarchitektur benannten von Neumann Flaschenhals...

Bild 1: Die 68030 Prozessorarchitektur

Lösung Nr. 1: Die Harvard-Architektur

Sowohl der 68030 als auch Motorolas neuer RISC-Prozessor 88000 (für Freaks: Leistung min. 17 VAX-MIPS) verwenden diese Architektur in teilweise modifizierter Form. Durch einen getrennten Daten- und Instraktionsbus wird die Leistungsfähigkeit gesteigert. Im Idealfall kann so zeitlich parallel ein Befehl gelesen werden, während ein noch in der Ausführung befindlicher Befehl gerade Daten auf den Datenbus schreibt. Bei einer entsprechenden Parallelisierung der Prozessorarchitektur kann so der Durchsatz enorm gesteigert werden. Um den Aufwand bei der externen Hardware nicht zu vergrößern, hat man das parallele Bussystem beim 68030 nur im Prozessor realisiert. Ein Cachespeicher für jeden Bus sorgt dafür, daß die Harvard-Architektur ihren Sinn nicht verliert.

Beim 68030 sind die Cache-Speicher jeweils 256 Byte groß und extrem schnell.

Lösung Nr. 2: Das Transputer Konzept

Eine endgültige Lösung des Problems stellt ein paralleles Computerkonzept dar. In mos’ Transputerchips mit ihren Kommunikationskanälen sind ein Beispiel für eine Computerarchitektur mit Parallelität. Hierbei kann auch der schnellste Cache oder Bus nicht mehr mithalten: Jeder sogenannte Transputer besitzt auf dem Chip 4 sehr schnelle serielle Schnittstellen: die Links. Beim T800 können diese Links mit bis zu 20 MBit/s Daten übertragen. Dies bedeutet bei bidirektionalem Betrieb, daß weit mehr als 2 MegaByte pro Sekunde übertragen werden können. Durch die asynchrone Betriebsart der Links ist es noch nicht einmal erforderlich, daß außer über die Links irgendeine Beziehung zwischen den Kommunikationspartner besteht. Beliebig viele Prozessoren können somit zu einem riesigen Netz verschaltet werden. Untersuchungen haben nun ergeben, daß unterschiedliche Netzstrukturen für bestimmte Anwendungen Vorteile haben. Sequentielle Probleme lassen sich auf einer Kette von Transputern besonders schnell bewältigen (Prinzip der Serienproduktion). Für komplexe Schleifen kann man einen Ring zusammenschalten, und wieder andere Probleme sind optimal auf einer dreidimensionalen Struktur zu lösen.

Bild 2: Die IMS T800 Transputerarchitektur

Der 68030 im Einzelnen: Weitere Unterschiede zum 68000

Da die meisten nicht über weitgehende Erfahrungen bei der Programmierung des 68020 verfügen, soll hier ein Vergleich zum 68000 gezogen werden. Die weitgehende Kompatibilität zum 68000 beruht auf der Tatsache, daß der Objektkode und der Registeraufbau aufwärtskompatibel zum 68000 sind. Für den Benutzer präsentieren sich beide Prozessoren fast identisch. Die entscheidenden Änderungen werden erst im Supervisormodus sichtbar - also aus der Sicht der Programmodule des Betriebssystems. Nur das Betriebssystem hat Zugriff auf diese Zusatzregister. Zwei Register dienen der Adressierung und Veränderungen im Cachespeicher. Auch die Abschaltung des Cache ist möglich. Weitere zwei Register sind für die zwei transparenten Fenster der MMU vorgesehen. Bei Betrieb der MMU geben sie Adressbereiche an, in denen auf den Einsatz der MMU verzichtet werden soll. Bei Einsatz der MMU zeigen zwei Zeiger, je einer für Usermodezugriffe und einer für Betriebssystemzugriffe, auf die Basis der Umrechnungstabellen für die MMU, die frei im Speicher liegen können. Außerdem dienen der MMU ein Statusregister und ein Kontrollregister. Ebenfalls in der virtuellen Speicherverwaltung begründet sich das Vektorregister, das die Basisadresse für die Ausnahmevektoren festlegt. Bei Ausnahmen wird es als Offset zur Vektornummer addiert. Was noch fehlt sind die Stackpointer, die beim 68030 getrennt für Interrupts und sonstige Betriebssystemfunktionen ausgeführt sind. Ansonsten besteht natürlich sehr viel Ähnlichkeit zu den anderen Prozessoren der 68xxx-Reihe. Die Befehlsausführung wurde zur Vereinfachung der Prozessorentwicklung in zwei Schritte geteil: Zuerst wird entsprechend dem Befehl eine Befehlsfolge aus dem Mikro-ROM ausgelesen. Diesen Befehlen sind solche im NanoROM zugeordnet. Diese werden danach abgearbeitet und in Schaltimpulse an die Prozessorhardware umgesetzt.

Eine weiter Neuheit für 68000-User ist das vom 68020 bekannte Coprozessorinterface, das eine Befehlssatzerweiterung durch Coprozessoren erlaubt. Treten nun Befehle für diese Coprozessoren auf, so übernimmt der Prozessor die Adressberechnung und den Datentransfer. Die eigentliche Berechnung (z.B. Realarithmetik im 68881/68882) findet parallel im Coprozessor statt.

Bild 3: Das Registermodell des 68030

Eine MMU on Chip

Was für den 68020 als Coprozessor erhältlich ist, nämlich eine MMU, wurde beim 68030 gleich integriert, denn alle komplexeren Betriebssysteme, insbesondere UNIX, sind vom Vorhandensein eines solchen Bauelementes abhängig. Was auf den 8-Bit Computern die statische Speicherverwaltung war und auf den 16-Bitem die dynamische Speicherverwaltung ist, das ist bei 32-Bit-Prozessoren und entsprechenden Betriebssystemen die MMU. Eine MMU = ‘Memory Management Unit’ verwaltet den Speicher. Sie sorgt für größere Portabilität der Programme. Bei Betriebssystemen, die mehrere Benutzer und gleichzeitig laufende Programme (Multitasking) erlauben, muß gewährleistet sein, daß sich Programme nicht gegenseitig stören. Außerdem hilft die MMU, falls ein Programm größer ist als der Speicher. Auf dem 68030 lassen sich Programme schreiben, die grundsätzlich von 4 Giga Byte vorhandenem Hauptspeicher ausgehen. Wird nun vom Programm ein entsprechender, nicht real vorhandener Speicherbereich adressiert, so meldet die MMU dies und hilft dem Betriebssystem diesen Speicherbereich, falls er nicht real existiert, zur Verfügung zu stellen. Dies geschieht so: Bei allen Speicherzugriffen wird die vom Programm erzeugte sogenannte virtuelle Adresse von der MMU in eine reale Speicheradresse umgesetzt. Eine vom Programm angegebene logische Adresse 0 kann also durch die MMU an fast beliebiger Stelle im Speicher liegen.

Bild 4: Die PMMU des 68030

Um das Chaos nicht komplett zu machen, geschieht dies seitenweise. D.h., für einen bestimmten Bereich im physikalischen (realen) Speicher wird eine logische Basisadresse angegeben. Bei deren Auftreten wird nun die entsprechende Speicherseite verwendet. Jeweils 22 logische Basisadressen werden in einem Assoziativspeicher gehalten, der eine Adressumsetzung ohne Zeitverlust ermöglicht.

Falls ein bestimmtes Speichersegment nicht im Assoziativspeicher der MMU gefunden wird, so wird eine Ausnahme ausgeführt, und die betreffende Seite kann durch das Betriebssystem von einem Massenspeicher geladen werden. Um die Anzahl der Seiten nicht auf 22 zu beschränken, können beliebige Umrechnungstabellen, die eine Baumstruktur bilden, angelegt werden. Diese Baumstruktur bietet neben hoher Geschwindigkeit ein Höchstmaß an Flexibilität. Eine ganze Gruppe von Seiten kann durch Veränderung einer höheren Hierarchieebene in ihrer Zugriffsmöglichkeit verändert werden. In den die Speicherseiten beschreibenden Kontrollworten kann markiert werden, ob eine bestimmte Speicherseite nur vom Betriebssystem verwandt werden darf, diese Seite nur gelesen werden darf, oder bei Zugriffen auf diese Seite der Cache nicht benutzt werden soll. Dies ist eine große Hilfe bei größeren Systemen mit eventuell mehreren unabhängigen Benutzern. Zur Kompatibilität mit seinen kleineren Brüdern kann beim 68030 die Speicheradressumrechnung abgeschaltet werden, und für Zugriffe zum Beispiel auf im Speicher liegende Peripheriebausteine können zwei Transparentfenster eingerichtet werden, in denen keine Adressumrechnung stattfindet.

Zusammenfassend

Beim 68030 wurden auf interessante Weise die Vorteile des RISC- und des CISC-Konzeptes kombiniert. Die aufwendigen Optimierungen gegenüber dem 68020 und erst recht dem 68000, die unter anderem auf der Harvard-Architektur und der integrierten MMU basieren, machen den 68030 zu einem extrem leistungsfähigen Prozessor. Die weitgehende Softwarekompatibilität zu seinen Vorgängern zusammen mit bis zu 5 MIPS (Millionen Befehle pro Sekunde) machen ihn zu einem idealen Prozessor für Lowcost-Workstations der Zukunft. Wem die Leistung nicht reicht, der kann durch den Einsatz des 68882-Aritmetikprozessors, der mit dem 68030 als Coprozessor zusammenarbeitet, die Leistung seines Systems noch weiter steigern. Übrigens: der 68882 ist der pinkompatible Nachfolger des 68881. Optimierungen durch Motorola haben den Durchsatz bei gleicher Taktfrequenz auf das 1,5-fache steigern können.

Bleibt nur zu hoffen, daß trotz des neuen Betriebssystems für den neuen ATARI 68030-Rechner auch einige ausgereifte ST-Software auf dem 68030-Computer lauffähig ist. Die Erfahrungen mit dem Blitter-TOS haben in der Vergangenheit gezeigt, daß oftmals unsauber programmiert wurde. Es wäre doch schade, wenn man auch bei einem 68030-Computer noch neidisch zu den Mac-Benutzern schauen müßte, die wahrscheinlich ohne Probleme ihre Programme auf dem Mac III, dem 68030er von Apple, weiterbenutzen können.

Der T800 im einzelnen: Transputer Grundlagen

Bild 5a: Das Registermodell des T800

Was heißt das eigentlich Transputer bzw. was kann man sich darunter vorstellen? Zunächst einmal ist dies ein Mikroprozessor wie auch der 68000, doch unterscheidet er sich von diesem durch einige gravierende Dinge.

Der eine Unterschied ist sein Befehlssatz. Während der 68000 mit vielen Befehlen und fast ebensovielen Adressierungsarten glänzt, ist der Grundbefehlsvorat des Transputer eher bescheiden. Auch bei der Registeranzahl schneidet der Transputer schlechter ab. Als Arbeitsregister dienen nur 3 Register, die in Stackmanier verwaltet werden. Doch was ist der Vorteil dieser Bescheidenheit? Ganz einfach, mal abgesehen von der vereinfachten Entwicklungsarbeit für das Chiplayout, bringt die Reduzierung eine Geschwindigkeitssteigerung. Die einfachen Instruktionen benötigen zu ihrer Kodierung weniger Speicherplatz (können schneller in den Prozessor geladen werden) und da es nicht sehr viele Befehle gibt, kann man sie hardwaremäßig in das Silizium bannen. Beim 68000 werden die Befehle nicht direkt per Hardware ausgeführt. Hier befindet sich eine Art kleiner Computer im Prozessor. Da die Entwickler auch bei diesem Chip Zeit beim Chipdesign sparen wollten, wurden die Befehle softwaremäßig implementiert. Ein realer Befehl führt zur Ausführung eines Programms aus dem Mikro- bzw. NanoROM im Prozessor. So ist es auch möglich, den 68000 mit individuellem Befehlssatz zu beziehen. Wenn Sie die ‘wenigen' Dollars für die Maskenherstellung usw. aufbringen können, ist man bei Motorola sicher gern bereit, Ihnen einen solchen Chip zu liefern. Doch zurück zum Befehlssatz des Transputers. Wie sich bei statistischen Analysen von Programmen gezeigt hat, werden bestimmte Befehle häufiger und andere seltener benutzt. Beim Transputerbefehlssatz wurde dies natürlich berücksichtigt. Die meistbenutzten Befehle sind durch ein Byte kodierbar, komplexere und seltenere Befehle werden durch bestimmte Aneinanderreihung der einfachen Instruktionen ausgelöst.

Bild 5b: Die Speicherbelegung des internen 4kByte RAMs

Zusatzfunktionen in Hardware

Neben der normalen Befehlsbearbeitung kann der Transputer noch einiges mehr. Beispielsweise unterstützt er Multitasking bereits hardwaremäßig. Das Programmodul, welches normalerweise für den Taskwechsel sorgt, der Scheduler, wurde einfach hardwaremäßig integriert. Eine verkettete Liste enthält Zeiger auf ausführbare Programm Segmente. Zwei Prozessorregister zeigen auf das Ende und den Anfang dieser Liste. Im Beispiel warten die Prozesse P, Q, R auf Ausführung, S wird momentan ausgeführt. Falls ein Prozeß auf eine Eingabe/Ausgabe über Links wartet o.ä., reserviert der Scheduler automatische keine Zeit mehr für ihn. Für den Scheduler ebenfalls notwendig sind Timer. Davon gibt es wie von den Prozeßlisten zwei: einen für höher und einen für niedriger priorisierte Prozesse.

Nur 16 Befehle bilden den Grundwortschatz des Transputers: Alle Befehle haben den nebenstehenden Aufbau (4 + 4 Bits)

ldc: Konstante laden
ade: Konstante addieren
ldl: Variable mit Adressierung rel. zum Workspace-Zeiger laden
stl: Variable mit Adressierung rel. zum Workspace-Zeiger schreiben
ldnl: Variable mit Adressierung rel. zur Adresse in Register A laden
stnl: Variable mit Adressierung rel. zur Adresse in Register A schreiben
ldlp: Speicheradresse relativ zum Workspaceregister auf den Stack laden
Idnlp: Speicheradresse relativ zum Register A auf den Stack laden eqc: A und O-Register vergleichen

j: Sprungoperation entsprechend der Weite im Operandenregister
cj: wie j, nur bedingt vom Inhalt von A (Sprung bei A=0)
ajw: Workspace-Zeiger neu laden
call: Kontext Switch
pfix: 4 Bit in Operandenregister laden und dies um 4 Bit linksverschieben
nfix: wie pfix, jedoch mit vorheriger Negierung des Operandenregisters
opr: Inhalt des Operandenregisters als Befehl ausführen

Bild 6: Der Befehlssatz des T800

Interessant beim Multitaskingkonzept innerhalb der Transputer ist die Tatsache, daß Register - auch die der Floating-Point-Einheit - bei einem Wechsel von einer niedriger zu einer höher priorisierten Task automatisch gerettet werden.

An weiteren Sonderfunktionen bietet der Transputer eine CRC-Prüfsummenfunktion und Unterstützung für Kopiervorgänge zweidimensionaler Felder z.B. für Grafiken.

T800- Der Floating-Point-Transputer

Den Vogel unter allen Transputerchips schießt eindeutig der T800 ab. Eine Kombination aus einem superschnellen 32 Bit-Mikroprozessor und einer ebenso schnellen Arithmetikeinheit für Fließkommaarithmetik bildet den optimalen Baustein für ein Transputernetzwerk. ATARI verwendet in seinem Transputersystem die 20 MHz-Version. Laut Aussagen der Entwickler erlaubt die Hardware aber ebenso die Verwendung der 30 MHz-Version. Die 20 MHz bringen den Prozessor gehörig auf Trab. Da auch die Arithmetikeinheit parallel zu allen anderen Einheiten des Prozessors arbeitet, kann zusätzlich zu den mit 20 MHz durch die CPU geschaufelten Befehlen (ca. 10 MIPS = 10 Mio. Befehle / sec) eine Rechenleistung von ca. 1,5 MFLOPS (= Mio. Fließkommaoperationen / sec) genutzt werden. Die Fließkommaoperationen entsprechen dem IEEE 754-Standard und damit dem Format der meisten Compiler und Programme. 1,5 MFLOPS werden bei Operationen mit einfacher Genauigkeit erreicht (32 Bit = 7 Stellen), bei doppelter Genauigkeit (64 Bit) wird eine höhere Genauigkeit (15 Stellen) mit einer verringerten Geschwindigkeit bei Multiplikations- und Divisionsbefehlen erreicht. Die sonstigen Befehle (z.B. Addieren) werden durch die Genauigkeitserhöhung nicht beeinflußt. Was diese Geschwindigkeit bedeutet, soll ein Vergleich mit dem ATARI ST zeigen: Der 68000 schafft ca. 25.000 Multiplikationen oder max. 60.000 Additionen im Fließkommaformat (einfache Genauigkeit!). Dies bedeutet einen Geschwindigkeitsvorteil vom Faktor mind. ca. 60-120.

Bild 7: Der Hardware-Scheduler im Transputer

Fazit

Mit den neuen Prozessoren macht ATARI wie damals mit dem ATARI ST einen großen Schritt nach vorn. Obwohl die Preise der neuen Chips vorerst keine neuen ‘ Heimcomputer’ erwarten lassen, liegen die von ATARI angestrebten Preise für derart leistungsfähige Geräte auf einem bisher unerreichten Niveau. Auf dem 68030-System soll als Grafikoberfläche zwar XWindows laufen, doch ATARI denkt darüber nach eine GEM-Version anzupassen, so daß es eventuell möglich sein wird in einem XWindows-Fenster sauber über GEM programmierte ATARI ST-Programme laufen zu lassen. Der Geschwindigkeitsvorteil wäre selbst ohne Optimierung der Programme auf den 68030 sehr groß. Rechenintensiveren Aufgaben in der Simulation und wissenschaftlichen Anforderungen ist das ABAQ-System mit dem T800 sicherlich gewachsen. Schon ein einzelner Chip läßt einen VAX-Rechner weit hinter sich. Viele Berechnungen werden erst mit Transputersystemen zu vernünftigen Preisen realisierbar. Eine faszinierende Anwendung dürfte auch die Erstellung hochwertiger Grafiken mit dem System sein. Man darf also insgesamt auf die neuen ATARI-Systeme sehr gespannt sein. Bleibt zu hoffen, daß man nicht mehr allzulange warten muß...

JW

Kurzdaten des 68030:

Literatur:

[1] Datenblatt MC 68030, Motorola GmbH
[2] Datenblatt MC 68882, Motorola GmbH
[3] Thomas L. Johnson, “The RISC/CISC Melting Pot“

Byte-Magazin 4/87 S. 153 ff., McGraw-Hill

Kurzdaten des T800:

Alle Geschwindigkeitsangaben für die 20 MHz-Version im ATARI ABAQ. Nach Aussagen von ATARI ist im ABAQ der T800 mit 20 Mhz direkt gegen einen mit 30 MHz austauschbar, was 1,5-fache Geschwindigkeit bedeutet...

Literatur:
[1] IMS T800 Datenblatt. Inrnos GmbH
[2J IMS C004 Datenblatt, Inmos GmbH
[3] Peter Eckelmann, “Transputer der 2. Generation” Elektronik Heft 18 S. 61 ff., Heft 19 S. 129 ff., Heft 20 S. 86ff. Franzis Verlag
[4] “The Transputer Instruction Set - A Compiler Writers Guide", Inmos GmbH



Links

Copyright-Bestimmungen: siehe Über diese Seite
Classic Computer Magazines
[ Join Now | Ring Hub | Random | << Prev | Next >> ]